Topologia obwodu i architektura klucza dolnego
Układ zorganizowano jako klucz dolny (low-side sink driver) w konfiguracji wspólnego emitera NPN. Cewka przekaźnika elektromagnetycznego (K1) jest włączona między dodatnią szynę zasilania (+12 V nominalnie) a kolektor tranzystora Q1 (Central Semiconductor 2N2222A). Emiter Q1 połączono bezpośrednio z masą zasilania (GND). Gdy Q1 przewodzi, zamyka obwód do masy, ściągając dolny koniec cewki do poziomu VCE(sat) i zasilając uzwojenie. Ponieważ emiter ma stały potencjał 0 V, napięcie sterujące baza-emiter VBE odnosi się bezpośrednio do masy logicznej, co umożliwia proste sterowanie z wyjść GPIO mikrokontrolera.





