Dwukierunkowy konwerter poziomów logicznych I2C 3,3 V na 5 V na BSS138

Układ funkcjonuje jako dwukanałowy dwukierunkowy translator poziomów napięć dla magistrali szeregowej I2C z otwartym drenem, łącząc sekcję niskonapięciową (VDD1 = +3,3 V) z sekcją o wyższym napięciu (VDD2 = +5,0 V). Każda linia magistrali (SDA i SCL) wykorzystuje pojedynczy dyskretny tranzystor MOSFET z kanałem N wzbogacanym (Q1 dla SDA, Q2 dla SCL). Bramki obu tranzystorów MOSFET są na stałe podłączone do niższego napięcia zasilania VDD1 (+3,3 V). Wyprowadzenia źródła są połączone ze stroną 3,3 V, a dreny ze stroną 5,0 V. Rezystory podciągające R1 i R2 (10 kΩ) podciągają linie 3,3 V do VDD1, natomiast R3 i R4 (10 kΩ) podciągają linie 5,0 V do VDD2. Kondensatory odsprzęgające C1 i C2 (100 nF ceramiczne X7R) zapewniają filtrację wysokoczęstotliwościową o niskiej impedancji bezpośrednio w każdej domenie zasilania.

Gdy żadne urządzenie na magistrali (master ani slave) nie wymusza stanu niskiego, linie z otwartym drenem w obu sekcjach są utrzymywane w stanie wysokim przez odpowiednie rezystory podciągające: linie 3,3 V mają potencjał +3,3 V, a linie 5,0 V potencjał +5,0 V. W przypadku obu tranzystorów Q1 i Q2 bramka znajduje się na poziomie +3,3 V i źródło na poziomie +3,3 V, co daje napięcie bramka-źródło równe dokładnie zero (VGS = VG - VS = 3.3V - 3.3V = 0 V). Ponieważ VGS jest znacznie poniżej napięcia progowego (VGS(th) = 0.8\dots 1.5 V), tranzystory MOSFET pozostają całkowicie odcięte. Sekcja wyższego napięcia 5,0 V jest całkowicie odizolowana od sekcji 3,3 V, co zapobiega przepięciom i prądom upływu do wejść mikrokontrolera 3,3 V.

Gdy aktywne urządzenie w sekcji 3,3 V wymusza stan niski, ściąga źródło tranzystora MOSFET w stronę masy (VS ≈ 0 V). Ponieważ bramka pozostaje zablokowana na poziomie +3,3 V, napięcie bramka-źródło skokowo rośnie do VGS = 3.3V - 0V = 3.3 V, znacznie przewyższając maksymalne napięcie progowe 1,5 V. Tranzystor MOSFET w pełni się otwiera, tworząc kanał przewodzenia o niskiej rezystancji (RDS(on) ≤ 6.0 Ω). Prąd z rezystora podciągającego 5,0 V płynie przez otwarty kanał do masy przez stopień wyjściowy układu 3,3 V, ustalając na linii 5,0 V odpowiedni logiczny stan niski (VOL2 = VOL1 + Ipull-up · RDS(on) ≤ 0.4 V).

Gdy aktywne urządzenie w sekcji 5,0 V wymusza stan niski, ściąga dren tranzystora MOSFET w stronę masy. Początkowo kanał tranzystora MOSFET nie przewodzi. Jednak wewnętrzna dioda pasożytnicza podłoża tranzystora MOSFET jest skierowana anodą do źródła (strona 3,3 V), a katodą do drenu (strona 5,0 V). Gdy napięcie drenu spada poniżej około 2,6 V, dioda podłoża zostaje spolaryzowana w kierunku przewodzenia i zaczyna przewodzić prąd, obniżając napięcie źródła o spadek napięcia na diodzie (VS = VD + VSD ≈ 0.7 V). Gdy napięcie źródła opadnie poniżej 3.3V - VGS(th) ≈ 1.8 V, napięcie VGS przekracza próg i włącza się kanał inwersyjny tranzystora. Przewodzący kanał bocznikuje diodę, szybko i czysto ściągając linię 3,3 V do rzeczywistego stanu niskiego zgodnego z poziomem układu sterującego 5,0 V.

Gdy aktywny układ sterujący po którejkolwiek stronie zwalnia magistralę, napięcia w obu sekcjach zaczynają narastać w stronę odpowiednich szyn zasilania. Początkowo, dopóki napięcie na linii jest niższe niż VDD1 - VGS(th), przewodzący MOSFET utrzymuje obie strony połączone, narastając wspólnie. Gdy napięcie na linii niskonapięciowej przekroczy VDD1 - VGS(th) ≈ 1.8 V, VGS spada poniżej progu i MOSFET wyłącza się. Od tego momentu obie sekcje magistrali ładują się niezależnie: sekcja 3,3 V przez R1/R2 ze stałą czasową \tau1 = Rp · Cb1, a sekcja 5,0 V przez R3/R4 ze stałą \tau2 = Rp · Cb2. Pozwala to odsprząc pojemność pasożytniczą magistrali wysokonapięciowej od sekcji niskonapięciowej, poprawiając ogólną integralność sygnałów.