Transistores BipolaresObsoleto

2N3906

Fabricante: onsemi

Datos tomados de la hoja de datos: onsemi 2N3906/D, revisión Rev. 4, febrero de 2010

Transistor de unión bipolar PNP de silicio de pequeña señal para uso general en encapsulado TO-92 con patillaje E-B-C y valores máximos absolutos de 40V VCEO y 200mA IC.

EncapsuladosTO-92

Descripción técnica

01

Descripción técnica

El 2N3906 es un transistor bipolar de unión (BJT) PNP de silicio para pequeña señal fabricado por onsemi (número de publicación 2N3906/D, rev. 4, febrero de 2010). Alojado en el encapsulado de inserción TO-92 (Case 29-11, Issue AM, Style 1) con distribución de terminales E-B-C, es el complemento directo del transistor NPN 2N3904.

02

Física de funcionamiento y convenciones

En funcionamiento activo directo PNP estándar, las tensiones de base y colector son negativas respecto al emisor (VBE < 0, VCE < 0). Las tablas de la hoja de datos enumeran magnitudes de tensión positivas (|VCE|, |VBE|, |V(BR)|).

03

Valores máximos absolutos (TA = 25°C)

  • Tensión colector-emisor (VCEO): 40 V
  • Tensión colector-base (VCBO): 40 V
  • Tensión emisor-base (VEBO): 5,0 V
  • Corriente continua de colector (IC): 200 mA
  • Disipación total del dispositivo (PD): 625 mW a TA = 25°C (reducción de 5,0 mW/°C por encima de 25°C); valor explícito de 250 mW a TA = 60°C; 1,5 W a TC = 25°C (reducción de 12 mW/°C)
  • Temperatura de unión de funcionamiento (TJ): -55°C a +150°C
  • Resistencia térmica: θJA = 200°C/W unión-ambiente y θJC = 83,3°C/W unión-cápsula (máximos según catálogo)
04

Características eléctricas y dinámicas (TA = 25°C)

  • Tensiones de ruptura: V(BR)CEO ≥ 40 V (IC = 1,0 mA), V(BR)CBO ≥ 40 V (IC = 10 µA), V(BR)EBO ≥ 5,0 V (IE = 10 µA)
  • Ganancia de corriente continua (hFE): 100 a 300 con IC = 10 mA y |VCE| = 1,0 V
  • Tensión de saturación colector-emisor (|VCE(sat)|): ≤ 0,25 V con IC = 10 mA e IB = 1,0 mA
  • Frecuencia de transición (fT): ≥ 250 MHz con IC = 10 mA, |VCE| = 20 V y f = 100 MHz

Distribución de pines y funciones alternativas

Distribución interactiva de pines y funciones del encapsulado TO-92-3.

Diagrama de pinout interactivoFrente

2N3906: ilustración del encapsulado TO-92Distribución interactiva de pines y funciones del encapsulado TO-92.1: E2: B3: C

Ilustración del encapsulado, no un plano mecánico acotado.

3 / 3 pines
#Nombre del pinTipoTolerante a 5VFunciones alternativas / detalles
Epassive—
Terminal de emisor (pin 1, terminal izquierdo con la cara plana hacia adelante y terminales hacia abajo)
Binput onlyNo
Terminal de control de base (pin 2, terminal central; requiere una resistencia externa de limitación de corriente de base)
Cpassive—
Terminal de colector (pin 3, terminal derecho con la cara plana hacia adelante y terminales hacia abajo)

Especificaciones clave

Atributos paramétricos

ParámetroMín.TípicoMáx.UnidadCondición de prueba
Tensión de ruptura colector-emisor V(BR)CEO(V(BR)CEO)40——VIC = 1.0 mA, IB = 0, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Tensión de ruptura colector-base V(BR)CBO(V(BR)CBO)40——VIC = 10 µA, IE = 0, TA = 25°C
Tensión de ruptura emisor-base V(BR)EBO(V(BR)EBO)5——VIE = 10 µA, IC = 0, TA = 25°C
Corriente continua de colector(IC_max)——200mARégimen continuo máximo (se aplican límites simultáneos de PD y TJ)
Ganancia de corriente continua hFE a 10mA(hFE_10mA)100—300ratioIC = 10 mA, |VCE| = 1.0 V, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Ganancia de corriente continua hFE a 1mA(hFE_1mA)80——ratioIC = 1.0 mA, |VCE| = 1.0 V, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Ganancia de corriente continua hFE a 50mA(hFE_50mA)60——ratioIC = 50 mA, |VCE| = 1.0 V, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Tensión de saturación colector-emisor |VCE(sat)| a 10mA(VCE_sat_10mA)——0.25VIC = 10 mA, IB = 1.0 mA, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Tensión de saturación colector-emisor |VCE(sat)| a 50mA(VCE_sat_50mA)——0.4VIC = 50 mA, IB = 5.0 mA, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Tensión de saturación base-emisor |VBE(sat)| a 10mA(VBE_sat_10mA)0.65—0.85VIC = 10 mA, IB = 1.0 mA, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Tensión de saturación base-emisor |VBE(sat)| a 50mA(VBE_sat_50mA)——0.95VIC = 50 mA, IB = 5.0 mA, TA = 25°C (ensayo de impulsos: tp <= 300 µs, ciclo de trabajo <= 2.0%)
Producto ganancia-ancho de banda(fT)250——MHzIC = 10 mA, |VCE| = 20 V, f = 100 MHz, TA = 25°C
Capacidad de salida de colector(Cobo)——4.5pFVCB = 5.0 V, f = 1.0 MHz, IE = 0, TA = 25°C
Capacidad de entrada de emisor(Cibo)——10pFVEB = 0.5 V, f = 1.0 MHz, IC = 0, TA = 25°C
Figura de ruido(NF)——4dBIC = 100 µA, |VCE| = 5.0 V, RS = 1.0 kΩ, f = 1.0 kHz, TA = 25°C
Tensión colector–emisor máxima absoluta (magnitud)(VCEO)——40VValores máximos, p. 1; magnitud de esfuerzo distinta del mínimo V(BR)CEO bajo sus condiciones de medida.
Tensión inversa emisor–base máxima absoluta (magnitud)(VEBO)——5VValores máximos, p. 1; magnitud de esfuerzo inverso emisor–base distinta del mínimo V(BR)EBO bajo sus condiciones de medida.
Intervalo de temperatura de unión(TJ)-55—150°CTemperatura de unión en funcionamiento, valores máximos, p. 1; no es un intervalo de temperatura ambiente de funcionamiento.

Valores máximos absolutos

Temperatura de almacenamiento-55 – 150 °C
Resistencia térmica θJA (TO-92)200 °C/W
Resistencia térmica θJC (TO-92)83.3 °C/W

Puntos críticos de ingeniería

Advertencias reales de hardware, restricciones de diseño de PCB y erratas del silicio que conviene conocer antes de fabricar.

Crítico

Esfuerzo inverso emisor–base (límite absoluto VEBO = 5.0V)

La unión base–emisor tiene una tensión inversa máxima absoluta VEBO = 5.0V. Por separado, la tensión de ruptura medida V(BR)EBO es al menos 5.0V a IE = 10 µA, IC = 0 y TA = 25°C; este ensayo de ruptura no es una condición recomendada de funcionamiento. En multivibradores astables de acoplamiento cruzado o circuitos de conmutación capacitiva, los transitorios pueden polarizar inversamente la unión base–emisor (haciendo la base positiva respecto al emisor, VBE = VB - VE > 0). Superar el límite de esfuerzo inverso puede dañar el dispositivo o afectar a su fiabilidad.

Mitigación

Evalúe el pico real de tensión inversa VBE durante el funcionamiento. Si los transitorios inversos pueden aproximarse o superar 5.0V, incorpore un diodo de fijación antiparalelo en la unión base-emisor (como un 1N4148 con ánodo a la base y cátodo al emisor para PNP) o un diodo de bloqueo en serie con la base, verificando que no altere la temporización, el arranque o el disparo directo.

Crítico

Verificación de la disposición de terminales TO-92 (patillaje E-B-C)

Mirando hacia la cara plana del encapsulado TO-92 con los terminales hacia abajo, la disposición del onsemi 2N3906 es Pin 1 = Emisor, Pin 2 = Base, Pin 3 = Colector (E-B-C, Case 29-11, Style 1). Otros transistores de pequeña señal en encapsulado TO-92 emplean distribuciones distintas (como C-B-E o E-C-B). Montar el componente con los terminales transpuestos provoca un funcionamiento incorrecto y un posible comportamiento activo inverso con ganancia de corriente severamente reducida, tensión de saturación alterada y menor capacidad de tensión de ruptura.

Mitigación

Compruebe siempre la distribución física exacta de los terminales en la hoja de datos del fabricante (onsemi 2N3906/D Style 1) y en la serigrafía de la placa antes de soldar. Nunca asuma que los transistores en TO-92 comparten patillajes intercambiables entre diferentes referencias o fabricantes.

Advertencia

Control de corriente de base PNP y requisitos de desplazamiento de nivel

Para el funcionamiento activo directo y en saturación de un PNP, la base debe estar a un potencial inferior al emisor (VBE = VB - VE < 0). La hoja de datos de onsemi caracteriza las magnitudes de tensión de saturación colector–emisor (|VCE(sat)| <= 0.25V a IC = 10mA, IB = 1.0mA; y <= 0.4V a IC = 50mA, IB = 5.0mA) con beta forzada IC / IB = 10 en ensayos pulsados (tp <= 300 µs, ciclo de trabajo <= 2.0%, TA = 25°C). La hFE de región activa por sí sola no garantiza estos límites de saturación. Una excitación de base insuficiente puede dejar una tensión colector–emisor y una disipación mayores; la región real depende de la carga y la excitación. Además, al conmutar en el lado alto desde una alimentación superior a la lógica de control, conectar la base directamente a una salida lógica puede polarizar directamente la estructura de protección superior de esa salida hacia su alimentación lógica inferior.

Mitigación

Dimensione la excitación de base según la carga, la velocidad de conmutación y la tensión de saturación requerida, utilizando los límites condicionados pertinentes de la hoja de datos; las curvas típicas no establecen límites universales garantizados. Verifique que el excitador pueda absorber la corriente de base necesaria al encender y extraer la carga almacenada de la base al apagar, dentro de sus propios límites de tensión y corriente. Al conmutar una alimentación positiva superior al nivel lógico (por ejemplo 12V con lógica de 3.3V o 5V), compruebe los límites de tensión del excitador en corte y utilice un adaptador de nivel con las especificaciones adecuadas (como un NPN o etapa de drenador abierto con resistencia de polarización base–emisor referenciada a la alimentación positiva) para lograr el corte completo.

Documentación oficial y hojas de datos citadas

Hojas de datos, erratas y notas de aplicación de los fabricantes de semiconductores.

Ayuda a mantener esta página correcta

¿Encontraste un pin, encapsulado o parámetro que no coincide con la hoja de datos? Infórmanos.

Abre un formulario público en GitHub con esta página ya indicada; necesitas una cuenta gratuita de GitHub. Cómo funcionan los informes y las confirmaciones

Componentes relacionados