Стан очікування
Між імпульсами OUT (вивід 3) має низький рівень, а розрядний транзистор на DISCH (вивід 7) відкритий і тримає C1 біля 0 V. R2 тримає TRIG (вивід 2) на рівні VCC. RESET (вивід 4) з'єднано з VCC, бо низький рівень на RESET має пріоритет над усім іншим.





