Топологія схеми та архітектура зміщення із зафіксованим затвором
Схема функціонує як двоканальний двонаправлений транслятор рівнів напруги для послідовної шини I2C з відкритим стоком, узгоджуючи низьковольтну секцію системи (VDD1 = +3,3 В) із високовольтною секцією (VDD2 = +5,0 В). Кожна лінія шини (SDA та SCL) використовує один дискретний N-канальний польовий транзистор збагаченого типу (Q1 для SDA, Q2 для SCL). Затвори обох MOSFET постійно під'єднані до нижчої напруги живлення VDD1 (+3,3 В). Виводи витоку під'єднані до сторони 3,3 В, а виводи стоку — до сторони 5,0 В. Підтягувальні резистори R1 і R2 (10 кОм) підтягують лінії 3,3 В до VDD1, а R3 і R4 (10 кОм) підтягують лінії 5,0 В до VDD2. Розв'язувальні конденсатори C1 та C2 (100 нФ, кераміка X7R) забезпечують низькоімпедансне високочастотне блокування безпосередньо в кожному домені живлення.





